طراحي حافظه‏ي نهان تركيبي سطح آخر مبتني بر حافظه‏هاي غير فرار به منظور كاهش توان مصرفي در سامانه‏هاي چند پردازنده‏اي

چكيده با افزايش تعداد هسته‏هاي مجتمع‏شده بر روي ‏يك تراشه واحد، درخواست به سلسله‏ مراتب حافظه‏ي نهان به خصوص حافظه‏ي نهان سطح آخر افزايش خواهد يافت. بنابراين به منظور فراهم نمودن پهناي باند كافي حافظه و مقابله با پديده ديوار حافظه، حجم سلسله مراتب حافظه‏ي نهان با روند رو به رشد تعداد هسته‏هاي روي تراشه، افزايش مي‏يابد. توان مصرفي نشتي كه عمده‏ترين فاكتور افزايش چگالي توان مصرفي و دماي عملياتي در فناوري زير 45 نانومتر مي‏باشد، بخش عمده‏اي از كل توان مصرفي بلوك‏هاي حافظه با تكنولوژي سنتي SRAM را تشكيل مي‏دهد. ظهور فن‏آوري‏هاي نوين حافظه و پديده حافظه‏هاي غيرفرار با خصوصياتي نظير چگالي بالاتر در حدود 4 الي 16 برابر در واحد سطح و توان مصرفي نشتي تقريباً نزديك به صفر در مقايسه با تكنولوژي سنتي حافظه‏، جايگزين مناسبي به منظور بكارگيري در معماري چندپردازنده‏اي‏هاي نسل آينده و مقابله با مسئله نوظهور سيليكون تاريك در آن‏ها هستند. در اين پايان‌نامه، پس از طرح مسئله و مشكلات پيشرو در روند مجتمع‏سازي هسته‏هاي ‏پردازشي روي تراشه‏ي واحد و مطالعه دقيق ويژگي‏هاي تكنولوژي حافظه‏هاي غيرفرار و در نظر گرفتن خصوصيات آن‏ها به ارائه‏ي يك معماري‏ تركيبي قابل بازپيكربندي جديد براي حافظه‏ي نهان سطح آخر در سيستم‏هاي چندهسته‏اي نسل آينده به منظور استفاده كارآمد انرژي مي‏پردازيم. از ميان حافظه‏هاي غير فرار مطرح شده تاكنون، حافظه‏ي غير فرار STT-RAM بدليل بهبود محدوديت در تعداد عمليات نوشتن و قابليت تجميع بهينه با مدارات CMOS در اين كار به همراه حافظه‏هاي SRAM استفاده مي‏شود. در اين راستا سعي شده است تا با محاسبه‏ي پارامتر ميانگين زمان دسترسي به حافظه، عملكرد سيستم در بازه‏هاي يكسان به منظور بازپيكربندي حافظه‏ي نهان سطح آخر صورت گيرد. نتايج حاصل از شبيه‏سازي مجموعه‏ي محك PARSEC بهبود 39.3 درصدي و 35.3 درصدي توان مصرفي و EDP تراشه را با تنها تخريب 6 درصدي زمان اجراي برنامه نشان مي‎‏دهد. واژه‌هاي كليدي: حافظه‏ي نهان، حافظه‏هاي غير فرار، توان مصرفي، دما، سيستم‏هاي چند پردازنده‏اي، سيليكون تاريك

185682

دانشگاه علم و صنعت ايران

دكتر رضا برنگي

كامپيوتر گرايش معماري سيستم‏هاي كامپيوتري

دكتر محمود فتحي